Responsive image
博碩士論文 etd-0727106-113136 詳細資訊
Title page for etd-0727106-113136
論文名稱
Title
處理器在系統平台環境中之效能分析與比較
Performance Evaluation and Comparison of Processors on a System Platform
系所名稱
Department
畢業學年期
Year, semester
語文別
Language
學位類別
Degree
頁數
Number of pages
82
研究生
Author
指導教授
Advisor
召集委員
Convenor
口試委員
Advisory Committee
口試日期
Date of Exam
2006-07-19
繳交日期
Date of Submission
2006-07-27
關鍵字
Keywords
數位訊號處理器、處理器
Processor, Digital Signal Processor
統計
Statistics
本論文已被瀏覽 5652 次,被下載 17
The thesis/dissertation has been browsed 5652 times, has been downloaded 17 times.
中文摘要
本篇論文實作,一般微處理器與數位訊號處理器此兩種不同架構的硬體,透過AMBA2.0標準規格,整合至單一晶片中。其中主要的平台設計係採用LEON3 AHB平台,透過LEON3的平台架構整合32位元LEON3 微控制器與一顆16位元的數位訊號處理器;其中,數位訊號處理器的設計實作,包含核心架構與周邊介面,由於LEON3平台設計是以32位元為主,所以我們將數位訊號處理器由原先16位元長度擴展為32位元,並且加入Single-Instruction-Multiple-Data(SIMD)指令,以提升處理32位元資料的運算速度,並且針對整體32位元的系統平台架構設計數位信號處理器的外部介面,提升其與外部系統的資訊溝通效能。此外,我們也根據不同的應用程式,在上述兩種處理器上之執行週期以及資料在匯流排上之間的傳輸時間,分析評估其應用程式在於整體架構的效能。
Abstract
In this thesis, two different processor designs, LEON3 microcontroller and ADSP-218x digital signal processor, are integrated in an AMBA-based SoC platform. The SoC platform is based on the LEON3 AHB that includes a LEON3 microcontroller and other interfaces and debugging units. We add the ADSP-218x processor into the platform. The design of ADSP processor includes both the processor core design and the AMBA bus interface design. In addition, we extend the bit accuracy of the original 16-bit DSP to 32-bit and add the feature of single-instruction-multiple-data (SIMD) into the DSP core to improve the performance in digital signal processing applications. We also test several application examples executed on the two different processors and analyze their performance differences.
目次 Table of Contents
第1章 研究動機 1
第1.1節 內容大綱 1
第2章 相關研究 2
第2.1節 CPU簡介 2
第2.2節 DSP簡介 5
第3章 LEON3和ADSP處理器 8
第3.1節 LEON3 系統簡介 9
第3.1.1節 LEON3 Processor介紹 12
第3.1.2節 LEON3系統元件介紹 14
第3.2節 ADSP DSP簡介 17
第3.2.1節 ADSP核心介紹 19
第3.2.2節 ADSP元件介紹 26
第3.3節 整合架構 31
第3.3.1節 LEON3硬體配置設定 31
第3.3.2節 元件位置對應 33
第3.3.3節 Monitor元件 33
第3.3.4節 AMBA AHB介面 34
第3.3.5節 腳位對應 35
第3.3.6節 AMBA AHB 控制器的軟體驗證支援 36
第4章 ADSP 硬體架構改進 38
第4.1節 ADSP-218X之32位元運算架構設計 38
第4.1.1節 32位元資料運算 39
第4.1.2節 32位元除法 40
第4.1.3節 16位元執行模式 41
第4.2節 SIMD設計 42
第4.2.1節 SIMD暫存器設計 43
第4.2.2節 SIMD運算單元設計 44
第4.2.3節 SIMD指令設計 45
第4.3節 介面模組改進 47
第4.3.1節 BDMA改進設計 47
第4.3.2節 IDMA改進設計 49
第4.4節 匯流排控制器改進設計 50
第4.5節 介面模組改善結果 54
第5章 硬體合成數據結果 56
第5.1節 LEON3 合成數據 56
第5.2節 ADSP- 218X合成數據 57
第5.2.1節 ADSP-218x之16位元架構之設計 57
第5.2.2節 ADSP-218x之32位元架構之設計 58
第5.2.3節 ADSP_218x 之Layout 圖 60
第6章 應用程式模擬與分析 62
第6.1節 應用程式模擬 62
第6.2節 應用程式分析 64
第7章 結論 69
參考文獻 70
附錄一 72
參考文獻 References
[1]Nava, M.D., Blouet, P., Teninge, P., Coppola, M., Ben-Ismail, T., Picchiottino, S., Wilson, R, “An open platform for developing multiprocessor SoCs,” Proceedings of Computer, Vol. 38, Issue 7, pp. 60 – 67, July 2005
[2]Becker, J. Thomas, A. Vobach, M. Baumgarte, V.,“An Industrial/acadermic configurable system-on-chip project (CSoC): Corase-grain XPP-/LEON-based Architecture integration,” Proceedings of Design, Automation and Test in Europe Conference and Exhibition, pp. 1120-1121, 2003
[3]W.-C.Lo, A.T.Erdogan, and T.Arslan “Low Power System-On-Chip Platform Architecture for High performance applications,” Canadian journal of electrical and computer engineering, Vol.27, NO.4, pp. 155-163, 2000.
[4]Declan Staunton, Silicon & Software Systems, “Successful Use of an Open Source Processor In Commercial ASIC,” Proceedings of IP/SOC 2005 Conference, Dec. 15, 2005. Available at http://www.s3group.com/download_request/?q=popup&pdf=S3_ipsoc_dec_2005.pdf
[5]Comparison of the performance of Microprocessors for Space-based Navigation applications, Space Flight Technology, German Space Operations Center (GSOC), Apr. 2005. Available at http://www.weblab.dlr.de/rbrt/pdf/TN_0502.pdf
[6]LEON2 Processor User’s Manual Version 1.0.30, Jul. 2005. Available at http://www.gaisler.com/doc/leon2-1.0.30-xst.pdf
[7]Jiri Gaisler, “LEON-1 Processor –First Evaluation Results,” Proceedings of European Space Components Conference, ESCCON 2000, Vol. 439, pp.183-187, March 2000.
[8]Gaisler Research IP Core’s Manual Version 1.0.2, Sept. 2005. Available at http://www.gaisler.com/products/grlib/grlib.pdf
[9]The SPARC Architecture Manual, version8. Available at http://www.gaisler.com/doc/sparcv8.pdf
[10]Tanya Vladimirova, “Reconfigurable System-On-Chip Based Platform for Satellite On-Board Computing,” Proceedings of Scientific Conference Space, Ecology, Safety with International Participation,” pp. 111-117, June. 2005.
[11]D. A. Patterson and J. L. Hennessy, Morgan Kaufmann Publishers, “Computer Organization & Design: The hardware/Software Interface,” 2nd Edition , 1997, ISBN: 1-55860-491-X.
[12]J. L. Hennessy and D. A. Patterson, “Computer Architecture: A Quantitative Approach,” 3rd Edition, Morgan Kaufmann Publishers, 2002, ISBN: 1-55860-596-7.
[13]ADSP-218x DSP Hardware Reference_2001, Analog Devices, Inc., February 2001.
[14]ADSP-218x Instruction Coding, Analog Devices, Inc., February 2001.
[15]ADSP-218x Instruction Sets, Analog Devices, Inc. February 2001.
[16]AMBA specification, Revision 2.0, May 1999. Available at http://www.arm.com/products/solutions/AMBA_Spec.html
[17]MIPS, http://www.mips.com
[18]ARM, http://www.arm.com
[19]Gaisler Research, http://www.gaisler.com
[20]Texas Instruments, http://www.ti.com
[21]Freescale, http://www.freescale.com
[22]Analog Devices, http://www.analog.com
電子全文 Fulltext
本電子全文僅授權使用者為學術研究之目的,進行個人非營利性質之檢索、閱讀、列印。請遵守中華民國著作權法之相關規定,切勿任意重製、散佈、改作、轉貼、播送,以免觸法。
論文使用權限 Thesis access permission:校內公開,校外永不公開 restricted
開放時間 Available:
校內 Campus: 已公開 available
校外 Off-campus:永不公開 not available

您的 IP(校外) 位址是 18.189.193.172
論文開放下載的時間是 校外不公開

Your IP address is 18.189.193.172
This thesis will be available to you on Indicate off-campus access is not available.

紙本論文 Printed copies
紙本論文的公開資訊在102學年度以後相對較為完整。如果需要查詢101學年度以前的紙本論文公開資訊,請聯繫圖資處紙本論文服務櫃台。如有不便之處敬請見諒。
開放時間 available 已公開 available

QR Code