論文使用權限 Thesis access permission:校內一年後公開,校外永不公開 campus withheld
開放時間 Available:
校內 Campus: 已公開 available
校外 Off-campus:永不公開 not available
論文名稱 Title |
Homeplug 1.0 系統之基頻傳輸模式建立與通道解碼器之FPGA 實現 Transmission Modeling and Channel Decoder Implementation Using FPGA for Homplug 1.0 Systems |
||
系所名稱 Department |
|||
畢業學年期 Year, semester |
語文別 Language |
||
學位類別 Degree |
頁數 Number of pages |
60 |
|
研究生 Author |
|||
指導教授 Advisor |
|||
召集委員 Convenor |
|||
口試委員 Advisory Committee |
|||
口試日期 Date of Exam |
2010-07-12 |
繳交日期 Date of Submission |
2010-09-01 |
關鍵字 Keywords |
HomePlug 1.0 系統、多重路徑、MATLAB-Simulink、Xilinx System Generator Homeplug 1.0 specifications, Power-line Channel, Xilinx System Generator, Channel Decoder |
||
統計 Statistics |
本論文已被瀏覽 5664 次,被下載 10 次 The thesis/dissertation has been browsed 5664 times, has been downloaded 10 times. |
中文摘要 |
本論文研究HomePlug1.0系統之基頻傳輸模式與通道解碼器, 首先應用MATLABSimulink建立HomePlug 1.0 系統基頻傳輸模式測試平台, 此測試平台可提供HomePlug 1.0系統在真實環境中, 受雜訊干擾和多重路徑影響所需之最低功率訊雜比與通道效應等分析及其他參數之估測, 也使用Xilinx System Generator 建立HomePlug 1.0系統基頻傳輸通道編解碼硬體測試平台, 可以模擬時序、邏輯閘延遲等等實際硬體運作, 此外, 以FPGA 實現符合HomePlug 1.0 通道解碼規格之Viterbi 解碼器, 利用所建立之硬體測試平台產生測試封包, 經由FPGA-based 之Viterbi 解碼器進行解碼, 解出之資料與未編碼前之資料(輸入之資料) 做比對驗證此平台所實現之通道解碼器之功能。 |
Abstract |
In this thesis, we introduce a methodology to design and implement a Homeplug1.0 channel decoder that is completely conforming to Homeplug 1.0 specifications definedin HomePlug Power-line Alliance Standard (HPA) including Reed-solomon decoding,Viterbi decoding, punctured ,and de-interleaving technologies. Further, by using MATLAB/Simullink software, Xilinx System Generator, Xilinx Alliance tools, XilinxISE and Modelsim SE software, we build up a transceiver platform to simulate and analyze the performance of the power-line channel decoder based on FPGA hardware implementation. The hardware can be used directly in practical Homeplug 1.0 systems. |
目次 Table of Contents |
中文摘要. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 英文摘要. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 目錄. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 圖目錄. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 表目錄. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 第一章緒論1 1.1 研究動機與目的. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 1.2 研究方法與內容. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 第二章電力線通道特性3 2.1 PLC系統之多重路徑模擬分 . . . . . . . . . .. . . . .. . . . . 3 2.2 電力線系統傳輸模 型. . . . . . . . . . . . .. . . . . . . . . . . . . . 6 第三章HomePlug1.0 系統8 3.1 HomePlug1.0規範及定義. . . . . . . . . . . . . . . . . . . . . . 8 3.2 HomePlug1.0媒體存取控制層. . . . . . . . . . . . . . . . . . 9 3.2.1 媒體存取控制層功能. . . . . . . . . . . . . . . . . . . . . . . . . 9 3.2.2 碼框定義. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . 10 3.3 HomePlug1.0實體層. . . . . . . . . . . . . . . . . . . . . . . . . 12 第四章建立Homeplug1.0 系統之基頻傳輸模式24 4.1 正交分頻多工(Orthogonal Frequency Division Multiplexing) 應用於PLC的優勢. . . . . . . . . . . . . . . . . . 24 4.2 HomePlug1.0系統之基頻傳輸模式. . . . . . . . . . . . . 27 4.3 HomePlug1.0 系統之基頻傳輸模式之模擬驗證. . 28 4.4 HomePlug1.0 系統基頻傳輸測試平台建立. . . . . . 28 4.5 HomePlug1.0系統基頻傳輸模式之交/反錯器(Interleaver/Deinterleaver)設計. . . . . . . . . . . . . . . . . . 31 第五章Homeplug1.0 基頻傳輸模式之編解碼器(Codec) 設計與實現33 5.1 里德所羅門編解碼(Reed-Solomon Encoder/Decoder) . . . . . . . . . . . 34 5.2 剔除迴旋編碼器(Punctured Convolutional Encoder) . . . . . . . . . . . 35 5.3 交錯器/反交錯器(Interleaver / Deinterleaver) . . . . 36 5.4 腓特比解碼器(Viterbi Decoder) . . . . . . . . . . . . . . . . 37 5.5 HomePlug1.0系統基頻傳輸Codec 之模擬驗證. . 38 5.6 通道解碼器FPGA 實現與驗證. . . . . . . . . . . . . . . . . . 41 5.6.1 腓特比(Viterbi) 之模擬結果. . . . . . . . . . . . . . . . . . .42 5.6.2 腓特比(Viterbi) 之實測結果. . . . . . . . . . . . . . . . . . .45 第六章結論47 |
參考文獻 References |
[1] HC Ferreira”, HM Grovk, O Hooijen and AJ Han Vinck ”POWER LINE COMMUNICATIONS: AN OVERVIEW” IEEE Africon ,Vol.2, pp.558-563 ,1996. [2] Matthias Gotz, Manuel Rapp, and Klaus Dostert, ”Power Line Channel Characteristics and Their Effect on Communication System Design,” IEEE Communications Magazine pp.78 - 86 ,April 2004 [3] David K. Cheng, ”Field and Wave Electromagnetics,” Second Edition, Addison Wesley, 1989. [4] J.A. Malack and J.R. Engstrom, ”RF Impedance of United States and European Power Lines,” IEEE Trans. Electromagnetic Compatibiltiy, Vol.EMC-18, pp.36-38,February 1976 [5] Francisco Javier Canete, Luis Diez, Jose Antonio Cortes, Jose Thomas Entrambasaguas, ”Broadband modelling of indoor powerline channels,” IEEE Trans,Consumer Electronics, Vol.48, pp. 175-183, February 2002 [6] L. T. Tang, P. L. So, E. Gunawan, Y. L. Guan, S. Chen, and T. T. Lie, ”Characterization and Modeling of In-Building Power Lines for High-Speed Data Transmission,” IEEE Trans. Power Delivery, Vol.18, pp.69-77, January 2003 [7] Khurram Hussain Zuberi, ”Power-line Carrier (PLC) Communication Systems,”2002 [8] Ioannis C. Papeleonidopoulos, Christos N. Capsalis, Constantinos G. Karagiannopoulos, and Nickolas J. Theodorou, ”Statistical Analysis and Simulation of Indoor Single-Phase Low Voltage Power-Line Communication Channels on the basis of Multipath Propagation”, IEEE Trans.Consumer Electronics,Vol.49, pp.89-99, February. 2003 [9] Manfred Zimmermann,Klaus Dostert, ”A Multipath Model for the Powerline Channel”IEEE Trans. Communication, Vol.50,No.4,pp.553-559 , April 2002 [10] Y. H. Ma, P. L. So, E. Gunawan, ”Performance Analysis of OFDM Systems for Broadband Power Line Communications Under Impulsive Noise and Multipath Effects”IEEE Trans. Power Delivery, Vol. 20, No. 2,pp.674-682, April 2005 [11] HomePlug 1.0 Specification, HomePlug Powerline Alliance, 2001 [12] Justinian Anatory, Member, IEEE, Nelson Theethayi, Member, IEEE, and Rajeev Thottappillil, Senior Member, IEEE, ”Effects of Multipath on OFDM Systems for Indoor Broadband Power-Line Communication Networks”IEEE Trans. Power Delivery, Vol. 24, No. 3, July 2009 |
電子全文 Fulltext |
本電子全文僅授權使用者為學術研究之目的,進行個人非營利性質之檢索、閱讀、列印。請遵守中華民國著作權法之相關規定,切勿任意重製、散佈、改作、轉貼、播送,以免觸法。 論文使用權限 Thesis access permission:校內一年後公開,校外永不公開 campus withheld 開放時間 Available: 校內 Campus: 已公開 available 校外 Off-campus:永不公開 not available 您的 IP(校外) 位址是 44.205.3.18 論文開放下載的時間是 校外不公開 Your IP address is 44.205.3.18 This thesis will be available to you on Indicate off-campus access is not available. |
紙本論文 Printed copies |
紙本論文的公開資訊在102學年度以後相對較為完整。如果需要查詢101學年度以前的紙本論文公開資訊,請聯繫圖資處紙本論文服務櫃台。如有不便之處敬請見諒。 開放時間 available 已公開 available |
QR Code |