Responsive image
博碩士論文 etd-0911108-192726 詳細資訊
Title page for etd-0911108-192726
論文名稱
Title
記憶模組進階功能之階層式結構的實作
Implementation of Hierarchical Architecture of Advanced Functionality of Memory Modules
系所名稱
Department
畢業學年期
Year, semester
語文別
Language
學位類別
Degree
頁數
Number of pages
63
研究生
Author
指導教授
Advisor
召集委員
Convenor
口試委員
Advisory Committee
口試日期
Date of Exam
2008-07-24
繳交日期
Date of Submission
2008-09-11
關鍵字
Keywords
系統晶片、記憶模組、矽智產、容錯
fault tolerant, memory, silicon intellectual properties, system on chip
統計
Statistics
本論文已被瀏覽 5672 次,被下載 1574
The thesis/dissertation has been browsed 5672 times, has been downloaded 1574 times.
中文摘要
由於半導體製程的精進,以至於能將整個系統整合於單一晶片內,因此稱之為系統晶片。系統晶片運用了矽智產的重覆使用技巧,加速了設計時程並提高了設計正確性。然而在系統晶片內,記憶模組扮演著一個重要的角色,而在不同的系統需求下,需要使用不同種類的記憶模組。本研究針對記憶模組的不同設計需求,設計了可加入記憶模組內不同的進階與特定應用功能。我們規劃了一套功能的構形方法並實作所需元件設計,包括:容錯功能、加密功能、與分配功能,以加快此類記憶模組的設計時程並增進其設計正確性。
Abstract
Due to advancement of semiconductor technology, a system can be designed in a single chip, we call it a system on chip (SOC). An SOC usually reuses silicon intellectual properties (SIP). This speeds up design time and increase correctness of the chip. Memory modules play an important role in an SOC. Under various system requirements, different memory modules should be used. In this research, in order to satisfy various design requirements of memory modules, we designed various advanced and application-specific functional features to be added into memory modules. We planed a configuration method and implemented needed component designs, including fault tolerance, encryption, and allocation. Hence, we can speed up design time and increase design correctness of such memory module designs.
目次 Table of Contents
致謝 .i
摘要 ii
Abstract iii
目錄 iv
圖目錄 vi
第一章 緒論 1
1.1 研究動機 1
1.2 研究背景 2
1.3 研究目的 6
1.4 論文組織 6
第二章 記憶模組進階功能的階層式結構 7
2.1 記憶模組的進階功能結構 7
2.2 通訊與同步通道 11
2.2.1 四相交握式通道 12
2.2.2 柵欄式通道 15
2.2.3 條件式通道 16
2.3 整合通道 19
2.3.1 多佇列通道 19
2.3.2 群組通道 21
2.4 容錯功能 22
2.5 加密功能 29
2.6 分配功能 35
2.7 結構整合 36
第三章 記憶模組進階功能的軟體規劃 38
3.1 軟體設計規劃 38
3.1.1 SystemC 38
3.1.2 標準樣板函式庫 40
3.2 通訊與同步通道軟體設計 41
3.2.1 四階段交握式通道 41
3.2.2 柵欄式通道 42
3.2.3 條件式通道 44
3.3 整合通道軟體設計 46
3.3.1 多佇列通道 46
3.3.2 群組通道 49
3.4 進階功能結構軟體設計 49
3.5 結構整合軟體設計 51
第四章 結論 52
第五章 參考資料 53
參考文獻 References
[1] Charles W. Slayman, “Cache and Memory Error Detection, Correction, and Reduction Techniques for Terrestrial Servers and Workstations,” IEEE Transactions on Device and Materials Reliability, Vol. 5, No. 3, pp. 397-404, September 2005

[2] Shyue-Kung Lu, Chih-Hsien Hsu, “Fault tolerance techniques for high capacity RAM,” IEEE Transactions on Reliability, Vol. 5, No. 2, pp. 293-306, June 2006

[3] F. J. Aichelmann, Jr., “Fault-Tolerant Design Techniques for Semiconductor Memory Applications,” IBM J. Res. Develop., Vol 28, No. 2, pp. 177-183, March 1984

[4] Sarrazin, D.B., Malek, M., “Fault-Tolerant Semiconductor Memories,” Computer, Vol. 17, No. 8, pp. 49-56, August 1984

[5] 王駿發, 王朝欽, 李聰, 李昆忠, 黃穎聰, 董蘭榮, 謝明得, 系統單晶片概論SOC, McGraw-Hill, 2006

[6] Atul Kahate, 網路安全與密碼學, McGraw-Hill, 2007

[7] 駱建中, 容錯電腦原理, 全華科技圖書, 1993

[8] T. Anderson, P. A. Lee, FAULT TOLERANCE Principles and Practice, McGraw-Hill, 1981

[9] Tsung Lee, A configurable Design of Advanced Functions in Memory Module Design, Computing system Lab, Dept. of Electrical Eng., Nat’l Sun Yat-Sen Univ., June 2008
電子全文 Fulltext
本電子全文僅授權使用者為學術研究之目的,進行個人非營利性質之檢索、閱讀、列印。請遵守中華民國著作權法之相關規定,切勿任意重製、散佈、改作、轉貼、播送,以免觸法。
論文使用權限 Thesis access permission:校內外都一年後公開 withheld
開放時間 Available:
校內 Campus: 已公開 available
校外 Off-campus: 已公開 available


紙本論文 Printed copies
紙本論文的公開資訊在102學年度以後相對較為完整。如果需要查詢101學年度以前的紙本論文公開資訊,請聯繫圖資處紙本論文服務櫃台。如有不便之處敬請見諒。
開放時間 available 已公開 available

QR Code