在本研究中，為了改進臨界區間在分散式共享記憶多重處理器上的並行性，我們設計了一種臨界區間的並行控制支援。其系統功能包括：

In this research, in order to improve the concurrency of critical sections on distributed shared memory multiprocessors, we designed various concurrency control support for critical sections and simulate its system performance simulation. The system features consist of:

第一章 導論
前言
1.1研究概念與論文架構
1.2 分散式共享記憶體系統的介紹
1.3 一致性快取非均勻記憶存取分散式共享記憶體系統
1.3.1目錄式快取記憶體一致性協定
1.4 延遲隱藏的技巧
1.5臨界區間
1.5.1 旋轉鎖定
1.5.2 暫停鎖定
1.5.3 原子運算
1.6 一致性模型
1.6.1 循序一致性
1.6.2 釋放一致性
1.7研究目的
第二章 分散式共享記憶多重處理器之模擬器設計
2.1一種一致性快取非均勻記憶存取分散式共享記憶體系統的實作
2.1.1分散式系統連結方法與記憶區塊位址轉換
2.1.2快取記憶模組設計
2.1.3維護記憶一致性之通訊訊息
2.1.4維護記憶一致性之快取區塊狀態
2.1.5快取區塊的狀態轉移
2.1.6維護記憶一致性之記憶體區塊的複本狀態
2.1.7維護記憶一致性之狀態轉換行為敘述
2.1.8 預先抓取指令
2.2 臨界區間的鎖定管理方式
2.2.1 支援暫停鎖定的機制
2.2.2 在CCNUMA上增加支援暫停鎖定的機制
2.2.3讀寫鎖定
2.3 臨界區間的鎖定結構與管理
2.3.1 主次臨界區間的主次鎖定
2.3.2 主次鎖定管理
2.4 死結處理
2.4.1 主次臨界區間鎖定結構的死結發生
2.4.2 死結處理方式
2.4.3 死結處理的硬體支援
第三章 實驗規劃與比較
3.1 模擬環境介紹
3.1.1 SystemC簡介
3.2 測試負載產生方法
3.2.1 工作量陳述式
3.2.2 工作量的特性
3.2.3 產生新工作量的方法
3.3 實驗評量方法
3.3.1 評量尺度
3.3.2 對照設計
3.4 實驗結果與分析
第四章 結論
參考資料

[1].Kai Huang, Advanced Computer Architecture: Parallelism, Scalability, Programmability, McGraw-Hill, 1993.

[2].David E. Culler and Jaswinder Pal Singh , Parallel Computer Architecture, Morgan Kaufmann, 1999.

[3].David A. Patterson and John L. Hennessy, Computer Organization & Design The Hardware/Software Interface, Morgan Kaughmann, 1997.

[4].Jelica Protić, Milo Tomašević, Veljko Milutinović, Distributed Shared Memory Concepts and Systems, IEEE Computer Society Press 1998.

[5].Milo Tomašević, Veljko Milutinović, The Cache Coherence Problem in Shared- Memory Multiprocessor, Hardware Solutions, IEEE Computer Society Press 1993.

[6].Igor Tartalja, Veljko Milutinović, The Cache Coherence Problem in Shared-
Memory Multiprocessor, Software Solutions, IEEE Computer Society Press 1996.

[7].Andrew S. Tanenbaum, Distributed Operating Systems, Prentice Hall 1995.

[8].Randy Chow, Theodore Johnson, Distributed Operating System & Algorithms, Addison-Wesley, 1997.

[9].Tsung Lee, A Design for Concurrent Execution of Critical Sections in DSM Mutliprocessors, Tech, Rep. No. 01-01, VLSI CAD Lab, Dept. of Electrical Eng., Nat’l Sun Yat-Sen Univ., Kao-Hsiung, Taiwan, ROC, July 2001

[10].SystemC, http://www.systemc.org

[11].Standard Template Library, http://www.sgi.com/tech/stl/